Strona WWW - Plan zajęć

VHDL

VHDL (ang. Very High Speed Integrated Circuits Hardware Description Language) – język opisu sprzętu używany w komputerowym projektowaniu układów cyfrowych typu FPGA i ASIC.
VHDL ma składnię podobną do języka Pascal i Ada.

Język powstał w latach 80. w ramach projektu finansowanego przez Departament Obrony USA. Miał być używany do dokumentowania zachowania układów ASIC. W 1987 roku stał się standardem IEEE.
Język ten ma rozbudowaną składnię, dzięki czemu jest bardzo elastyczny.

Copyright (c)by Jan Biernat